SystemVerilog语言简介
所属分类：PLD可编程逻辑器件
文件大小：584 KB
下载要求：10 学币或VIP
点击下载
精品资料网 >> 行业分类 >> PCB SMT PLD资料 >> PLD可编程逻辑器件 >> 资料信息
资料简介：
Verilog模块之间的连接是通过模块端口进行的。为了给组成设计的各个模块定义端口，我们必须对期望的硬件设计有一个详细的认识。不幸的是，在设计的早期，我们很难把握设计的细节。而且，一旦模块的端口定义完成后，我们也很难改变端口的配置。另外，一个设计中的许多模块往往具有相同的端口定义，在Verilog中，我们必须在每个模块中进行相同的定义，这为我们增加了无谓的工作量。
..............................
上一篇：FPGA应用文章
精品资料网 m.cnshu.cn
Copyright © 2004- 粤ICP备10098620号-1
