三星的S3C44B0X中文数据手册.doc47
所属分类:企业管理手册
文件大小:642 KB
下载要求:10 学币或VIP
点击下载1产品预览
介 绍
三星的S3C44B0X 16/32位RISC处理器被设计来为手持设备等提供一个低成本高性能的方案。
S3C44B0X提供以下配置:2.5V ARM7TDMI 内核带有8Kcache ;可选的internal SRAM;LCD Controller(最大支持256色STN,使用LCD专用DMA);2-ch UART with handshake(IrDA1.0, 16-byte FIFO) / 1-ch SIO; 2-ch general DMAs / 2-ch peripheral DMAs with external request pins; External memory controller (chip select logic, FP/ EDO/SDRAM controller); 5-ch PWM timers & 1-ch internal timer;Watch Dog Timer;71 general purpose I/O ports / 8-ch external interrupt source; RTC with calendar function; 8-ch 10-bit ADC; 1-ch multi-master IIC-BUS controller; 1-ch IIS-BUS controller; Sync. SIO interface and On-chip clock generator with PLL.。
S3C44B0X采用一种新的三星ARM CPU嵌入总线结构-SAMBA2,最大达66MHZ。
电源管理支持:Normal, Slow, Idle, and Stop mode。
系统管理功能:
1 Little/Big endian support.
2 Address space: 32Mbytes per each bank. (Total 256Mbyte)
3 Supports programmable 8/16/32-bit data bus width for each bank.
4 Fixed bank start address and programmable bank size for 7 banks.
5 . 8 memory banks.
- 6 memory banks for ROM, SRAM etc.
- 2 memory banks for ROM/SRAM/DRAM(Fast Page, EDO, and Synchronous DRAM)
6. Fully Programmable access cycles for all memory banks.
7 Supports external wait signal to expend the bus cycle.
8. Supports self-refresh mode in DRAM/SDRAM for power-down.
9. Supports asymmetric/symmetric address of DRAM.
Cache 和内部存储器功能:
· 4-way set associative ID(Unified)-cache with 8Kbyte.
· The 0/4/8 Kbytes internal SRAM using unused cache memory.
· Pseudo LRU(Least Recently Used) Replace Algorithm.
· Write through policy to maintain the coherence between main memory and cache content.
· Write buffer with four depth.
· Request data first fill technique when cache miss occurs.
时钟和电源管理
· Low power
· The on-chip PLL makes the clock for operating MCU at maximum 66MHz.
· Clock can be fed selectively to each function block by software.
· Power mode: Normal, Slow, Idle and Stop mode.
Normal mode: Normal operating mode.
Slow mode: Low frequency clock without PLL
Idle mode: Stop the clock for only CPU
Stop mode: All clocks are stopped
· Wake up by EINT[7:0] or RTC alarm interrupt from
idle mode.
中断控制器
· 30 Interrupt sources( Watch-dog timer, 6 Timer, 6 UART, 8 External interrupts, 4 DMA , 2 RTC, 1 ADC, 1 IIC, 1 SIO )
· Vectored IRQ interrupt mode to reduce interrupt latency.
· Level/edge mode on the external interrupt sources
· Programmable polarity of edge and level
· Supports FIQ (Fast Interrupt request) for very urgent interrupt request
定时器功能
· 5-ch 16-bit Timer with PWM / 1-ch 16-bit internal timer with DMA-based or interrupt-based
operation
· Programmable duty cycle, frequency, and polarity
· Dead-zone generation.
· Supports external clock source.
上一篇:瑞朗智能家居加盟手册.doc29
精品资料网 m.cnshu.cn
Copyright © 2004- 粤ICP备10098620号-1
风险管理 应急预案 研发管理 运营管理 内部管理 商业模式 执行力 连锁经营 公司治理 工厂管理 创新管理 家族企业 效率管理 名企案例 企业理念 价值管理 特许经营 瓶颈管理 调查问卷 策划方案 领导力 团队建设 企业变革 企业文化 战略管理 竞争策略 管理知识 危机管理 成本管理 项目管理 发展战略 年度计划 决策管理 企业上市 供应商 组织设计 产品管理 采购管理 品牌管理 企业诊断 企业咨询 商务谈判 物流管理 运作管理 管理制度 行业报告 经营管理 企划方案 MBA 流程管理 目标管理 招标投标 商务礼仪 管理表格 管理技能 管理案例 管理工具 管理手册 职业经理人 商业计划书 董事与股东 可行性报告