时钟和低功耗模式介绍(pdf 13页)

时钟和低功耗模式介绍内容提要：
片内集成有PLL(锁相环)电路。
外接的基准晶体+PLL(锁相环)电路共同组成系统时钟
电路。
有关引脚：
XTAL1/CLKIN：外接的基准晶体到片内振荡器输入引脚；
如使用外部振荡器，外部振荡器的输出必须接该脚。
XTAL2：片内PLL振荡器输出引脚；
CLKOUT/IOPE0：该脚可作为时钟输出或通用IO脚；可
用来输出CPU时钟或看门狗定时器时钟；由系统控制
状态寄存器（SCSR1)中的位14决定。
PLL支持从0.5 4倍输入时钟频率的乘法因子。
PLL还可控制低功耗操作。
PLL的倍率由系统控制状态寄存器（SCSR1)的位11∼9
来决定。如下表所示。
复位时，倍率默认为0.5 。
..............................

上一篇：关于矩形波导不连续性的通用模式匹配法分

下一篇：谈利用Ce：KNSBN光折变晶体提高光学图像相

企业管理一点灵(doc 5页)

试议蒽类电致发光材料研究进展(pdf 7页)

提高800米跑成绩的途中跑技术方法研究(doc 9页)

后流通时代的商业本质(doc 8)

管理学原理培训资料(ppt 21页)

关于加快建设科技创新型园区的实施意见(doc 11页)