PLD集成电路设计问答(doc 54页)

PLD集成电路设计问答内容摘要：
1. 什么是.scf？
     答：SCF文件是MAXPLUSII的仿真文件,  可以在MP2中新建.
1．用Altera_Cpld作了一个186（主CPU）控制sdram的控制接口, 发现问题：要使得sdram读写正确, 必须把186(主CPU)的clk送给sdram, 而不能把clk经cpld的延时送给sdram. 两者相差仅仅4ns. 而时序通过逻辑分析仪测试没有问题. 此程序在xilinx器件上没有问题. 这是怎么回事？
     答：建议将所有控制和时钟信号都从PLD输出, 因为SDRAM对时钟偏移(clock skew)很敏感, 而Altera的器件PLL允许对时钟频率和相位都进行完全控制. 因此, 对于所有使用SDRAM的设计, Altera的器件PLL必须生成SDRAM时钟信号.
要利用SDRAM作为数据或程序存储地址来完成设计, 是采用MegaWizard还是Plug-In Manager来将一个PLL在采用Quartus II软件的设计中的顶层示例？可以选择创建一个新的megafuntion变量, 然后在Plug-In manager中创建ALTCLKLOCK(I/P菜单)变量. 可以将PLL设置成多个, 或是将输入划分开来, 以适应设计需求. 一旦软件生成PLL, 将其在设计中示例, 并使用PLL的“Clock”输出以驱动CPU时钟输入和输出IP引脚.
2．在max7000系列中, 只允许有两个输出使能信号, 可在设计中却存在三个, 每次编译时出现“device need too many [3/2] output enable signal”. 如果不更换器件（使用的是max7064lc68）. 如何解决这个问题？
     答：Each of these unique output enables may control a large number of tri-stated signals.  For example,  you may have 16 bidirectional I/O pins.  Each of these pins require an output enable signal.  If you group the signals into a 16-bit bus,  you can use one output enable to control all of the signals instead of an individual output enable for each signal.  （参考译文：这两个独特的输出使能中每个都可能控制大量三相信号. 例如, 可能有16个双向I/O引脚. 每个引脚需要一个输出使能信号. 如果将这些信号一起分组到一个16位总线, 就可以使用一个输出使能控制所有信号, 而不用每个信号一个输出使能. ）

..............................

上一篇：PLC可编程控制器程序设计语言简介(doc 8页

下一篇：RFID标签天线及读写器设计制造(doc 18页)

汽车产品开发流程(pdf 35页)(英文)

现代生活小家电的研发设计(doc 28页)

药品研发阶段的管理办法(ppt 125页)

研发人员的考核办法(ppt 49页)

某集团新产品开发管理制度(doc 10页)

高新复审政策解读及研发费用归集操作指导(ppt 47页)