SystemVerilog语言简介(doc 26页)

SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE 1364-2001 Verilog硬件描述语言（HDL），并对其进行了扩展，包括扩充了C语言数据类型、结构、压缩和非压缩数组、 接口、断言等等，这些都使得SystemVerilog在一个更高的抽象层次上提高了设计建模的能力。SystemVerilog由Accellera开发，它主要定位在芯片的实现和验证流程上，并为系统级的设计流程提供了强大的连接能力。下面我们从几个方面对SystemVerilog所作的增强进行简要的介绍，期望能够通过这个介绍使大家对SystemVerilog有一个概括性的了解。

..............................

上一篇：SWOT汇总(doc 35页)

下一篇：SYXZ系列有载调压开关连调故障(doc 5页)

制造业车间级管理系统(doc 12页)

提升IT对企业的价值(pdf 25页)

信息服务的组织结构(doc 2页)

区域教育信息化发展的困惑与突围(pdf 45页)

信息系统规划的性质(ppt 34页)

带数据标记的百分比堆积折线图模板(XLS 1页)